Dynamically Variable Line-Size Cache Architecture for Merged DRAM/Logic LSIsに関係する本がみつかりませんでした。
カーリルローカルでも探してみましょう。