STAY AT HOME, KEEP READING! COVID-19 : これまでとこれから詳しく
STAY AT HOME, KEEP READING!
Amazonへ


中古あり ¥3,456より

(2020/06/01 16:59:41時点)

近くの図書館から探してみよう
カーリルは全国の図書館から本を検索できるサービスです

SystemVerilog設計スタートアップ―VerilogからSystemVerilogへステップアップするための第一歩 (Design Wave Advanceシリーズ)

この本を読みたい

現在位置から探す
詳しい情報
読み: SystemVerilog セッケイ スタート アップ : Verilog カラ SystemVerilog エ ステップ アップ スル タメ ノ ダイイッポ
出版社: CQ出版
単行本: 343 ページ
ISBN-10: 4789836193  ISBN-13: 9784789836197  [この本のウィジェットを作る]
NDC(9) : 549.7

紹介

システムLSIやASIC(application specific integrated circuit)、FPGA(field programmable gate array)といったディジタルLSIの設計に欠かせないハードウェア記述言語(HDL)の業界標準として、Verilog HDLが広く利用されている。このVerilog HDLをベースに、設計、検証、モデリングの各機能を強化した言語がSystemVerilog(IEEE 1800)である。具体的には、構文を改良して記述量を削減しやすくなった。また、アサーションや制約付きランダム・テスト生成といった大規模LSIの検証に必要な機能が追加された。本書では、SystemVerilogの構文やVerilog HDLとの違い、実際のサンプル記述、シミュレータを利用した設計・検証の手順などについて解説する。

目次

第1部 SystemVerilogイントロダクション編
第2部 SystemVerilog構文編
第3部 SystemVerilogアサーション編
第4部 SystemVerilogシミュレーション演習編
第5部 SystemVerilogモデリング編
第6部 Verification Methodology Manual(VMM)活用編
powered by openBD
ほかのサービスで見る